# LIQUID CRYSTAL DISPLAY DEVICE AND ITS DRIVING METHOD

Patent number:

JP2214818

**Publication date:** 

1990-08-27

Inventor:

HORII JUICHI; KANEKO YOSHIYUKI; KOIKE NORIO

Applicant:

HITACHI LTD

Classification:

- international:

G02F1/133; G09G3/36; H01L29/78; H01L29/786;

G02F1/13; G09G3/36; H01L29/66; (IPC1-7):

G02F1/133; H01L29/784


- european:

Application number: JP19890035067 19890216 Priority number(s): JP19890035067 19890216

Report a data error here

## Abstract of JP2214818

PURPOSE:To obtain an active matrix type liquid crystal display device where the influence of gate pulse delay is eliminated by applying driving pulses to plural gate lines at the same time. CONSTITUTION: Gate pulses are applied to 1st, 2nd...(k)th gate lines of the active matrix type liquid crystal display device to turn on TFTs of the 1st, 2nd...(k)th lines, and data are written in picture elements in the 1st. 2nd...(k)th lines through data lines. For example, when k=2, the gate pulses are applied to two gate lines G1 and G2 at the same time to turn on the TFTs 13 connected to those gate lines at the same time. At this time, data are written in respective picture elements in the 1st line through odd-ordered data lines D1, D3...D2n-1 and picture elements in the 2nd line through even-numbered data lines D2, D4...D2n. Consequently, trouble caused by the shortening of a signal write time due to gate pulse propagation delay by the high resistance and parasitic capacity of gate wiring is eliminated to obtain excellent and stable image quality.



Data supplied from the esp@cenet database - Worldwide

Family list

1 family member for: JP2214818

Derived from 1 application

1 LIQUID CRYSTAL DISPLAY DEVICE AND ITS DRIVING METHOD

Inventor: HORII JUICHI; KANEKO YOSHIYUKI; Applicant: HITACHI LTD

(+1)

EC: IPC: G02F1/133; G09G3/36; H01L29/78 (+6)

**Publication info: JP2214818 A** - 1990-08-27

Data supplied from the *esp@cenet* database - Worldwide

## ⑩ 日本国特許庁(JP)

⑩ 特 許 出 願 公 閉

#### ® 公 開 特 許 公 報(A) 平2-214818

60Int\_Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)8月27日

G 02 F 1/133 H 01 L 29/784

550

8708-2H

H 01 L 29/78 8624-5F

311 E

審査請求 未請求 請求項の数 5 (全13頁)

69発明の名称

液晶表示装置及びその駆動方法

@特 顧 平1-35067

願 平1(1989)2月16日 22出

個発 明 者

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

@発 明 者 子 好 之 金

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

紀雄 ⑫発 明者 小 池

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

株式会社日立製作所 勿出 願 人

東京都千代田区神田駿河台4丁目6番地

弁理士 中村 純之助 個代 理 人

- 1.発明の名称 被晶表示装置及びその駆動方法
  - 2. 特許請求の範囲
    - 1. 行方向に並んだ複数個のゲート線と、それに 直交するように列方向に並んだ複数個のデータ 線と、その行列の各交点に形成された薄膜トラ ンジスタとを備え、その各交点を面素とする第 1の蒸板と、

透明準電体を形成した第2の基板と、を有し、 上記両基板間に披晶を封入した披晶表示装置 において.

上記複数のゲート級をk本(kは2以上の正 の整数)づつに区分し、各列無に上記各区分の それぞれの画素毎に1本、すなわち各列各区分 毎にk本のデータ線を接続してなり、かつ上記 の区分されたk本のゲート線に同一の駆動パル スを印加する手段を備えたことを特徴とする被 品表示数位。

- 2. 特許請求の範囲第1項記載の被晶表示装置に おいて、上記各区分内のk本のゲート線に与え る駆動パルスをそれぞれ独立のk個のゲート線 走査回路から与えることを特徴とする液晶表示 游僧.
- 3. 特許簡求の範囲第1項または第2項配載の被 晶表示装置において、データ線を駆動する走査 回路または走査回路内のラインメモリをk個設 け、同時に駆動するk本のゲート線に接続され ているk行の画案に各行独立かつ同時に画像信 号を書き込むように構成したことを特徴とする 被品表示势度。
- 4. 行方向に並んだ複数個のゲート線と、それに ・直交するように列方向に並んだ複数個のデータ 線と、その行列の各交点に形成された薄膜トラ ンジスタとを備え、その各交点を画素とする第 1の基板と、

透明導電体を形成した第2の基板と、を有し、 上記両基板間に液晶を封入した液晶表示装置 において.

上記複数のゲート線を k 本 ( k は 2 以上の正の整数) づつ同時に駆動し、かつ各列毎に同時に駆動される k 個の回飛の動作をそれぞれに接続されたデータ線で制御することを特徴とする被品表示整置の駆動方法。

5. 特許請求の範囲第4項記載の駆動方法において、奇数番目の1対のゲート線(Gュ, Gュ)を同時に駆動し、書き込みを完了すると、以下同様に、1本おきの1対のゲート線(Gェ, Gェ)、(Gェ, Gェ)、(・)、を行うことによって第1フィールドを形成し、次に、偶数番目の一対のゲート線(Gェ, G・)を同時に駆動し、以下上記第1フィールドと同様に第2フィールドを形成することにより、インターレース走変を行うことを特徴とする被高表示装置の駆動方法。

#### 3. 発明の詳細な説明

[商業上の利用分野]

本発明はアクティブマトリクス型被晶設示装置 及びその駆動方法に係り、特に良好な画質を実現

- 3 -

据板上に形成された液晶セル21の他方の電極に共適に接続する遮明な共通電極である。

次、にアクティブマトリクス型被晶表示装置の 駆動について説明する。

第3回は慇勤波形の例を模式的に示した図である。

線版次走査においては、第1番目のゲート線 G1に接続された全てのTFTは同時にオンされ、 上記と同様の信号書き込みが行われる。第1番目 するのに好適な液晶表示装置及びその服勠方法に 関する。

〔從来の技術〕

アクティブマトリクス型被品表示装置に関して は、例えば特開昭54-18886号に記載されている。

第2回はアクティブマトリクス型被晶裁示装置 の一例の回路図である。

第2回において、21は被品セル、22は電荷蓄積 用コンデンサ、23は液品セル21の一方の電極に接 続された薄膜トランジスタ(以下、TFTと記す) であり、これらによって一画素を構成している。 また、24はアクティブマトリクスの各列のTFT に共通接続された複数 n 本のデータ繰 D 1~ D n、 25はアクティブマトリクスの各行のTFTに共通 接続されたm 本のゲート終 G 2~ G m、26はゲート 線 G 1~ G mに 版次走空パルスを印加する走空画路 (以下、ゲートドライバと記す)、27はデータ縣 D 1~ D nに水平走空分の画像信号を並列に印加す る走空回路(以下、データドライバと記す)、28 はTFTを形成した装板と被品を挟んで対向する

- 1 -

の書き込みが終了するのと同時に第1+1番目の ゲート級 G : + : にパルス V o : + : が加えられ、第 i + 1 番目のゲート線に接続されたすべてのTFT は同時にオンされ、同様に信号書き込みが行われる。

以上のようにゲート線に電圧を順次印加することにより、順次TPTがオンし、線順次走査が行われ、函表が駆動される。

[発明が解決しようとする課題]

アクティブマトリクス型被品表示装置の駆動の 原理は上記の説明のごとくであるが、実際の駆動 においてはゲート電圧パルスの伝播遅延を考慮に 入れなければならない。

第4回はゲートパルスと遅延した伝播遅延ゲートパルスを示した図である。

第4回に示すように、ゲート線に印加するゲートパルス電圧が方形波であっても、ゲート線容量や配線抵抗によって波形に遅延が生じ、ゲートドライバ26と反対側の端では、立ち上り遅延trと立ち下り遅延tsとが生じて波形が歪む。したがって

第4回の特性においては、実際の書き込み時間が 実効的にはΔt-trとなってΔtより短くなるので、 画像信号を十分書き込むことが出来なくなる、と いう問題がある。

上記の問題は、ゲート級としてポリシリコン (Poly-Si) を用いる場合に特に重要となる。すなわち、ポリシリコンは金属より抵抗が高いので、上記の伝播遅延が大きくなり、実効的な 書き込み時間がますます短くなってしまう。そのため素子形成上に有利なポリシリコンをゲート線として用いることが困難となるので、製造工数およびコストが増大するという問題も生じる。

本発明の目的は、上記ゲートパルス遅延の影響 をなくしたアクティブマトリクス型液晶設示装置 およびその駆動方法を提供することにある。

#### [限題を解決するための手段]

上記目的を達成するために、本発明においては 特許請求の範囲に記載するように構成している。

すなわち、本発明においては、従来、ゲート線 1 本毎に順次加えていた駆動パルスを、複数 (k 本)のゲート級に同時に加えることにより、 TF Tのオン時間をほぼ k 伯に拡大するようにしたも のである。

なお、特許請求の範囲第1項は、本発明の基本 的模成を示すものであり、例えば後記第1図の実 施例に相当する。

また、特許請求の範囲第2項は、例えば後記第 6回および第13回の実施例に相当する。

また、特許請求の範囲第3項は、例えば後配第 7図の実施例に相当する。

また、特許請求の範囲第4項は、本発明の駆動 方法を示すものであり、例えば検記第1図および 第5図で説明するものに相当する。

また、特許請求の範囲第5項は、インターレー ス走査の配動方法であり、例えば後配第12回の実 施例で説明する配動方法に相当する。

#### (作用)

本発明においては、第1,2…… k 行目のゲート級に同時にゲートパルスを印加し、k 行にわたる T F T をオン状態とすることにより、データ級

- 7 -

を介して第1,2,…… k 行目の 画素への 書き込みを行う。これらの行への 書き込みを完了すると、次の k 行にパルスを 同時に加える。このように k 行同時に 信号を 書き込むようにすることにより、 佐来に 較べて k 倍の時間を 書き込みにあてる。その結果、本発明においては、 書き込みに許される時間は k Δtーtr となり、 従来 装置で欠点となっていた伝播遅延による書き込み 時間短縮に 伴う問題を解消することが可能になる。 (実施例)

#### 实施例1

第1回は、本発明の基本的な構成を示す一実施 例図であり、アクティブマトリクス型液晶表示装 置の回路回である。なお、この実施例は同時に駆 動するゲート線数が2本(k=2)の場合を例示 する。

第1回において、11はマトリクス状に配置された被品セル、12は電荷容積用コンデンサ、13は各被品セル11の一方の電極に接続されているTFT、14はTFTの各データ電極に共通接続されたデー

- 8 -

タ線 D. ~ D m n、15はTFTの各ゲート電極に共通接続されたゲート線 G. ~ G m である。また、16はゲート線に順次走空パルスを印加するゲートドライバ、17は画像個号をデータ線に並列に印加する機能を備えたデータドライバ、18はTFTを形成した基板と被晶を挟んで対向する基板上に形成された透明な共通電極である。

また、第1図においては、奇数番目のゲート線 G1, G2, … G2-1に接続されているTFTのデータ電極は、それぞれ奇数番目のデータ線 D1. D2, … D20-1に接続され、偶数番目のゲート線 G2, G4, … G2に接続されているTFTのデータ電極は、それぞれ偶数番目のデータ線 D2, D4, … D20に接続されている。したがって1列に接続されるデータ線は2本となり、データ線の本数は前配第2図の回路の2倍となる。

なお、本実施例においては、説明を簡単にする ためゲート線2本 (k=2) に同時書き込みする 場合の構成を示したが、同時書き込みするゲート 線の本数kは2以上であれば構わない。ただし、 本発明においてはデータ線の本数を従来構成に比べて k倍、すなわち k = 2 の場合は 2 倍、 k = 3 の場合は 3 倍設ける必要がある。

本実施例においては、隣あった2本のゲート線 G」とG。に同時にゲートバルスを印加し、 それらのゲート線に接触されているTFTを同時にオン 状態にする。このとき、奇数番目のデータ線 D。, ひ。…… D。n-1によって第1行目(G。に対応)の各画素に費き込みを行い、同様に偶数番目のデータ線 D。, D。…… D。nによって第2行目(G。に 対応)の各画素に費き込みを行う。

上記のようにして、第1,2行目の書き込みを 完了すると、ゲート線G<sub>1</sub>,G<sub>4</sub>にゲートパルスを 印加し、以下一対のゲート線(G<sub>3</sub>,G<sub>4</sub>),(G<sub>7</sub>, G<sub>8</sub>) ……毎にゲートパルスを順次加えてゆく。

このように2行同時に借号を書き込むようにすることにより、1行づつ書き込む従来の場合と較べて2倍の時間を書き込みにあてることが可能となる。これはゲートにパルス電圧を印加する時間が実効的に2倍に拡大されたことに相当する。

- 11 -

ライバ(第1図の17に相当)、54は映像信号入力、 55は同期信号制御部である。

以下、第5回 (b) のタイミングチャートに基づいて動作を説明する。

例えば、2相のクロックパルスも1, で1によって動作するシフトレジスタと垂直阿捌パルスS v とにより、2行分の画像信号がデータドライバ53内のラインメモリに蓄えられる。ラインメモリに潜えられた2行分の画像信号はラインスイッチパルス S Lによって、1行分が奇数番目のデータ線 D 1, D 2 … D 2 n に出力される。このように2行分の画像信号を2本のデータ線 D 1, D 2 n を通して同時に 画素に書き込むことにより、2本分の書き込み時間2 Δ t を使うことが可能となる。

第5回 (c) は、上記の動作におけるゲートパルス及び伝播遅延ゲートパルスを示した回である。

図示のごとく、ゲートパルスの書き込み時間が 2 Δtとなることによって実際の書き込み時間は 2 Δt-trとなり、一本づつ書き込む場合に較べ、 次に、第5回は、上記第1回の実施例における 駆動回路および駆動信号波形を示す図であり、

(a) は第1回のアクティブマトリクス被晶表示 装置の駆動回路のブロック図、(b)は駆動信号の タイミングチャート、(c) はゲートパルスと伝 播遅延ゲートパルスの電圧波形図である。

- 12 -

て書き込み時間は Δ t だけ増加することになる。 したがってゲートパルスの伝播遅延による書き込 み時間短縮に伴う問題を解消することが出来る。

なお、第1図および第5図の実施例においては、同時費を込みの本数が2本の場合を示したが、同様にして、同時費を込みの本数を3,4,…… k 本とすることも可能であり、従来に較べて都を込み時間をほぼ k 倍に拡大する  $(k \cdot \Delta t)$  ことが可能となる。

#### 実施例2

次に、第6図は本発明の第2の実施例を示す図であり、(a)は、アクティブマトリクス被品設示装置のブロック図、(b)はその耶動電圧波形図である。この実施例は、奇数番目のゲート線を駆動するゲートパルスを出力するゲートパルスを出力するゲートドライバとを別個に設けたものでまる。

第6回において、61は液晶セル、電荷蓄積用コンデンサ、TFTおよび囲素電極によって構成さ

れる被品國素、62はデータドライバである。また、63 および64は同時に費き込むゲート線をそれぞれ独立に駆動するゲートドライバであり、ゲートドライバ63は奇数番目のゲート線を駆動し、ゲートドライバ64は偶数番目のゲート線を駆動するように接続されている。

上記の回路は、第6回(b)に示すように、ラインメモリスイッチパルスSL1、SL2、2相のクロックパルスを2、 p21及び p21、ゲートパルスSH2、SH2によって構成される駆動パルスで駆動される。すなわち、ゲートドライバ63が第1行目のゲート線を駆動する借号を出力するのと同時にゲートドライバ64が第2行目のゲート線を駆動する借号を出力し、以下、順次各ゲート線の駆動が行われる。

この突施例の場合も前記第1回の場合と同様に ゲートパルスの伝播遅延によるデータ巻き込み時 間短級による問題を解消することが可能となる。

なお、上記の説明においては、ゲートドライバ 63と64が同時にゲートパルスを出力する場合、す

- 15 -

74と75はゲートドライバ (前配第6図の63、64に相当) である。また、画像信号を遊えるラインメモリ及びシフトレジスタ等からなる2個のデータドライバ72、73は、各ゲートドライバ74、75において同時にゲート線にパルスを加えて信号を設置目用とに独立に接続されている。なお、このデータドライバは、同時駆動するゲート線の本数がk本の場合、k本分だけ、すなわちよ個段けてもよい。この場合を示す。

上配の構成により、外部に設置した一面面を構成する面像信号を配像したメモリ等から一走変線分の面像信号を随時読み出すことによって、ゲートドライバ74,75で駆動される各ゲート線を介して画像信号を同時に沓き込むことが可能となる。

また、上記のデータドライバを構成するシフトレジスタを k 本分共通としてラインメモリだけ独立に k 本分散けて、借号書き込みを行うことも可能である。

なわち前記第1図と実質的に同じ動作を行う場合について説明したが、第6図の回路は奇数番目と 個数番目とで全く独立に各画素の制御を行うことが出来るので、他の制御、例えば後記第12、13図の実施例で説明するごとをインターレース制御等の場合に更に有効である。

なお、本実施例においては、k=2の場合を例示したが、k本のゲート線を同時に駆動する場合にはk個のゲートドライバを設けてそれぞれ独立に駆動するように構成することが出来るのは当然である。

実施例 8

次に、第7図は本発明の第3の実施例図であり、 アクティブマトリクス被品表示装置のブロック図 を示す。この実施例は、上記第6図の実施例において、更に、奇数番目のゲート線に接続されている画素を駆動するデータドライバと偶数番目のゲート線に接続されている画素を駆動するデータドライバとを別側に設けたものである。

・第7回において、71は前記と同様の液晶画素、

- 16 -

実施例4

第8回は、本発明の第4の実施例を示す倡号波 形図である。

前記第7図の回路において、駆動波形を第8図に示すように、ラインスイッチパルスSLaをSLi に較べてtoだけ返らせることにより、全体の書き 込みをtoだけシフトすることが可能となる。この toは任意に設定できるので、toを適当な時間に設 定することにより、同時掛き込みの場合に較べて 画面のチラつき祭を改善することが可能となる。

夹施例 5

第9回は、本発明の第5の実施例回である。

この実施例は、前配第1図の実施例において同時に駆動する2本のゲート線を一つにまとめてゲートドライバの一つの出力で駆動するように構成したものである。なお、この実施例は2本を一つにまとめた場合を例示したが、k本同時に駆動するときはk本を一つにまとめることが出来る。

第 B 図において、91は前配と同様の液晶画素、 92はデータドライバ(第 1 図の17に相当)、93は ゲートドライバである。

実施例6

第10図は本発明の第6の実施例図である。

これまでの実施例においては、説明を簡単にするため k = 2 の場合について説明してきたが、前に述べたように k = 3 , 4 , 5 ……とすることもできる。第10図の実施例は、その一例として、k = 4 の場合を示したものである。

なお、101は 回素(第1回の11に相当)、102は データドライバ、103はゲートドライバである。 なお、D<sub>1</sub>, D<sub>2</sub>, D<sub>3</sub>, …… D<sub>4</sub>。はデータ線であ り、この実施例においてはデータ線が第2回の4 低必要となる。

また、第11図は、上記第10図の実施例の素子の 具体的な構成を示す平面図である。

この平面図は、k=4の場合における被品画素、 TFT、ゲート線 8½~8° およびデータ 軽(縦の 線)の配置を示すものであり、カラー表示用のグ リーンG, ブルーB, レッドRの各函素を三角形 に配置した、いわゆるトライアングル配置を示す

- 19 -

接続され、3,4,7,8,11,12…番目の ゲート線に接続される面梁が同じデータ線に接続 される。

实施例 8

第13図は本発明の第8の実施例図である。

この実施例は、前配第12図の回路において、奇数番目のゲート線Gェ、G。、G。……G。n-1と例数番目のゲート線Gェ、G。、G。、……Gェーとをそれぞれ独立に駆動できるように2個のゲートドライバ123、124を設けたものであり、第1及び第2フィールドをそれぞれ独立に形成することが可能となる。

また、データドライバを前記第7図の回路のように構成すれば、第1および第2フィールドを形成する場合に、阿フィールドを同時に上から順次ゲートバルスを印加して西面を構成することが出来る。このようにすれば、1フィールドを形成する時間で2つのフィールドを同時に形成することが可能であるため、書き込み時間を2倍とすることが出来る。

ものである。

なお、図中に黒丸で示したのがTFTである。 また、①~③に区分されたゲート線がそれぞれ 同時に(例えば g 2 ~ g 6 が同時に) 駆動される。

实施例7

第12図は本発明の第7の実施例図である。

これまで説明した本発明の動作においては、インターレース走査に触れなかった。ここでインターレース走査をあわせて考える。

第12回において、奇数番目の1対のゲート線  $(G_1, G_2)$  にゲートパルスを同時に印加し、書き込みを完了すると、以下同様に、1本おきの1 対のゲート線  $(G_5, G_1)$ ,  $(G_0, G_{11})$ , に順次ゲートパルスを加えてゆき、第1フィールドを形成する。次に、偶数番目の一対のゲート線  $(G_1, G_2)$  にゲートパルスを印加し、以下上記第1フィールドと同様に第2フィールドを形成することにより、インターレース走査が可能となる。

この場合には、1,2,5,6,9,10…番目のゲート線に接続される画素が同じデータ線に

- 20 -

夹施例9

第14図は本発明の第9の実施例図である。

この実施例においては、ゲートパルスの印加方法は前配第12回と同様であるが、ゲートドライバ133と別にスイッチ134を設け、一対のゲート線(G<sub>1</sub>, G<sub>2</sub>)を各フィールドごとにスイッチ134で切り替え、以下同様にゲート線対(G<sub>2</sub>, G<sub>4</sub>)、(G<sub>3</sub>, G<sub>4</sub>)、(G<sub>4</sub>, G<sub>4</sub>)、(G<sub>4</sub>,

[発明の効果]

本発明によれば、アクティブマトリクス被島設示装置において、書き込み時間を従来より大幅に延迟することが出来る。そのため、ゲート配線の高抵抗や寄生容量によるゲートバルス伝播遅延によって生じる個号書き込み時間の短縮に伴う問題を解消することが出来るので、良好で安定した時

質を突現できるという優れた効果が得られる。

また、本発明においては、実効的な書き込み時間を大幅に増大することが出来るので、 従来困難であったポリシリコンのゲート線を用いることが出来、そのため製造工数およびコストを減少させることが出来る。

なお、本発明においては、健来よりデータ線の数は増加するが、被品数示数置が大型化、 高精額化するにしたがってゲート線が増大し、 1 ゲート線当たりの書き込み時間が十分に取れなくなるような場合には、たとえデータ線の本数が増加するとしても、本発明はゲート級数の増大、配線抵抗の増加等を伴う大画面、高精細のアクティブマトリクス被品級示数置において特にその効果を発揮する。

#### 4. 図面の簡単な説明

第1 図は本発明のアクティブマトリクスパネルの一実施例の回路図、第2 図は従来例のアクティブマトリクスパネルの一例の回路図、第3 図は従来のパネル駅動方法における倡号波形図、第4 図

は伝播遅延を説明するための倍号波形図、第5回は本発明の実施例における駆動回路および駆動例の表ででは、第6回は本発明の第2の実施例のブロック図および借号波形図、第7回は本発明の第3の実施例のブロック図、第9回は本発明の第6の実施例のブロック図、第11回は本発明の第6の実施例のブロック図、第11回は本発明の第7の実施例のブロック図、第13回は本発明の第8の実施例のブロック図、第14回は本発明の第9の実施例のブロック図である。

く符号の説明>

11,21…被品セル

12, 22 電 電 荷 被 積 用 コンデンサ

13, 23 ··· T F T

14, 24…テータ級

15, 25.…ゲート族

16, 26, 52…ゲートドライバ


17, 27, 53…データドライバ


- 23 -


51…被晶パネル 54… 画像倡号入力


55… 同期信号制御部


 - 21 -





























第 |4 図